Kordični algoritem z uporabo VHDL: 4 koraki

2024 Avtor: John Day | [email protected]. Nazadnje spremenjeno: 2024-01-30 12:03

Avtor AmCoderhttps://www.linkedin.com/in/mituFollow Več avtorja:

O: Mitu Raj - samo hobi in učenec - oblikovalec čipov - razvijalec programske opreme - navdušenec nad fiziko in matematiko Več o AmCoderju »

## To je najbolj priljubljena in priljubljena povezava v Googlu za VHDL implementacijo CORDIC ALGORITHM za ustvarjanje sinusnega in kosinusnega vala ## Trenutno obstaja veliko strojno učinkovitih algoritmov, ki pa zaradi prevlade sistemov programske opreme niso znani mnogo let. CORDIC je takšen algoritem, ki ni nič drugega kot niz logik premika in dodajanja, ki se uporablja za izračun širokega spektra funkcij, vključno z nekaterimi trigonometričnimi, hiperboličnimi, linearnimi in logaritmičnimi funkcijami. To je algoritem, ki se uporablja v kalkulatorjih itd. Tako lahko z uporabo preprostih menjalnikov in seštevalnikov oblikujemo strojno opremo z manj zapletenostjo, vendar z močjo DSP -ja z uporabo žicnega algoritma. Zato ga je mogoče oblikovati kot golo RTL zasnovo v VHDL ali Verilogu brez uporabe posebnih enot s plavajočo vejico ali kompleksnih matematičnih IP -jev.

1. korak: VHDL in Modelsim

Tu je kordični algoritem izveden z uporabo VHDL za generiranje sinusnega in kosinskega vala. Z veliko natančnostjo lahko oddaja sinus in kosinus vhodnega kota. Kodo je mogoče sintetizirati na FPGA. Modelsim se uporablja za simulacijo zasnove in preskusne mize.

Korak: Koda VHDL za oblikovanje in preskusno mizo

Za predstavitev številk s plavajočo vejico se uporablja binarna tehnika skaliranja.

Pred kodiranjem preglejte priložene dokumente.

Pojdite skoziSimulacijo cordic_v4.vhd - Oblika - Vhod je kot v 32 bitih + predznak; lahko obdeluje kateri koli kot od 0 do +/- 360 stopinj z natančnostjo vnosa 0,000000000233 stopinje. Pri podajanju vnosa -> MSB je znakovni bit, preostalih 32 bitov pa predstavlja velikost. -Rezultat zasnove je njena sinusna in cos vrednost v 16 bitih + znakovni bit.ie; z natančnostjo 0,00001526. Upoštevajte, da je izhod prikazan v obliki komplimenta 2, če je ustrezna vrednost sinus ali cos negativna. Simulacija testb.vhd - Testna miza za zasnovo (1) Vhodni koti in vlečni reset = '0'. Po dveh korakih simulacije povlecite ponastavitev na "1" in "zaženi vse". (2) V simulacijskem oknu nastavite radiks signalov sin in cos kot decimalno vrednost in format> Analogno (samodejno). (3) Pomanjšajte, da vidite valovno obliko pravilno.

Korak: Priložene datoteke

(1) cordic_v4.vhd - Oblikovanje. (2) testb.vhd - Preskusna miza za načrtovanje.

(3) Dokument o tem, kako vsiliti kotne vnose in pretvoriti binarne rezultate.

Posodobitev: TE DATOTEKE NISO NAVEDENE IN NISO DOSTAVLJENE. PROSIMO, DA UPORABLJATE DATOTEKE IZ NASLEDNJEGA KORAKA

4. korak: Mini -Cordic IP Core - 16 Bit

Omejitev zgornje izvedbe je počasna, nižja urna frekvenca delovanja zaradi izračunov v enem ciklu takta. Mini-Cordic IP Core- 16 Bit

- Kritične poti, razporejene v več ciklov za izboljšanje zmogljivosti.- Hitreje- FPGA preizkušena zasnova, sintetizirana do 100 Mhz ure. prejšnji. Testbench:

popolnoma avtomatizirani kotni vhodi od 0 do 360 stopinj

Priložene datoteke: 1) mini kabelska glavna vhdl datoteka 2) mini kabelska preskusna miza 3) mini Cordic IP Core priročnik 4) Doc o tem, kako prisiliti kote in pretvoriti rezultate

Za vsa vprašanja me prosim kontaktirajte:

Mitu Raj

sledi mi:

elektronski naslov: [email protected]

### Skupni prenosi: 325 do 01.05.2021 ###

### Koda nazadnje urejena: julij-07-2020 ###