Kako narediti Ernie: 11 korakov

2024 Avtor: John Day | [email protected]. Nazadnje spremenjeno: 2024-01-30 12:03

To je vadnica o tem, kako z Zybo Board zgraditi Ernieja, vašega avtonomnega zvoka po robotu. Zajemal bo, kako: ustvariti projekt v Vivadu, ustvariti gonilnike servo motorjev, podobne PWM, v FPGA, vmesnik z dvema zvočnima senzorjema, ustvariti časovno razliko pri prihodu IP, uporabiti freeRTOS in zagnati zybo iz baterije. To je bil naš zadnji projekt za razred operacijskih sistemov v realnem času (CPE 439) na Cal Poly SLO.

Seznam opreme:

• 1 - Razvojni odbor ZYBO Zynq 7000
• 2 - Servo za neprekinjeno vrtenje paralaksa
• 2 - Zvočni senzor (SparkFun detektor zvoka)
• 1 - 5v litij -ionska baterija USB (za ploščo)
• 4 - AA baterije (za servomotorje)
• 1 - baterija AA (s 4 režami za baterije)
• 1 - Kabel mikro USB
• 1 - Ogledna plošča
• veliko - moški do moški žice
• 1 - Servo ohišje

Zahteve za programsko opremo:

• Xilinx Vivado Design Suite 2016.2
• Digilent Adept 2.16.1

1. korak: Nastavitev projekta v Vivadu za Ernie

1. Pojavil se bo čarovnik
2. Kliknite Naprej
3. Naslednje ime projekta
   1. Nikoli ne uporabljajte imena projekta ali poti imenika, ki vsebuje presledke !!!!!
   2. To bo projekt RTL.
4. Virov ne želimo navajati

5. S klikom na Next pridemo na stran Part. Uporabljamo ZYNQ XC7Z010-1CLG400C.

   1. Vivado nima Zybo na seznamu svojih vnaprej določenih plošč. Izberite: “parts”, nato poiščite xc7z010clg400-1.
   2. Če ste pomotoma izbrali napačen del, lahko preprosto zamenjate čipe: Orodja -> Nastavitve projekta -> Splošno in kliknite pike desno od »Projektna naprava«

6. Kliknite Ustvari oblikovanje blokov.

   Zaenkrat ga poimenujte design_1

7. Videli boste zeleno vrstico z napisom Dodaj IP, kliknite jo.

8. Poiščite Zynq.

   1. Dvokliknite ZYNQ7 Processing System,
   2. Ta blok se bo pojavil v naši zasnovi blokov.
9. Videli boste zeleno vrstico z napisom Run Block Automation, kliknite jo.
10. Spodaj prenesite zybo_zynq_def.xml.

11. V Vivadu kliknite »Uvozi nastavitve XPS« in izberite »zybo_zynq_def.xml«

    To vnaprej zapolni konfiguracijo bloka Vivado z vsemi vgrajenimi zunanjimi napravami in dodelitvijo zatičev plošče Zybo

12. Dvokliknite blok ZYNQ.

    1. MIO konfiguracija
       1. Omogoči časovnik 0 (pod enoto procesorja aplikacije - img 1)
       2. Omogoči nadzornika (pod enoto procesorja aplikacije- slika 1)
       3. Omogoči GPIO-> GPIO MIO (pod enoto procesorja aplikacije - img 2)
       4. Omogoči ponastavitev GPIO-> ENET (pod V/I perifer. Napravami- slika 2)

    2. Konfiguracija ure

       Onemogoči FCLK0 (pod urami PL Fabric - img 3)

13. Kliknite V redu.

14. »Zaženi samodejno blokiranje blokov« zdaj.

    Nekaj vprašanj bo glede signalov, recimo V redu

15. Kliknite »Ustvari HDL ovoj«.

    Ustvarjeni ovoj bomo želeli kopirati, da bo uporabnikom omogočil urejanje

16. Kliknite V redu.

2. korak: Ustvarite Erniejevo PWM v Vivadu

Ta korak bo ustvaril IP PWM z vhodi, poslanimi prek knjižnice AXI.

1. Ustvarite blok AXI GPIO tako, da z desno tipko miške kliknete ozadje in kliknete »dodaj IP«

   v iskalno vrstico vnesite "AXI_GPIO" in izberite ta paket

2. IP znova prilagodite tako, da dvokliknete nov blok axi_gpio_0

   1. pod GPIO nastavite širino GPIO na 2. Ti biti bodo signal PWM_ON za pogon vsakega primerka modula PWM.
   2. kliknite »omogoči dvojni kanal«
   3. pri GPIO 2 nastavite širino GPIO na 2. Ti biti bodo signal PWM_FW za nastavitev smeri vsakega primerka modula PWM.

3. Z desno miškino tipko kliknite izhodna vrata axi_gpio_0 z oznako GPIO in izberite "Naredi zunanje"

   1. Kliknite na nov izhod z oznako GPIO in se pomaknite na zavihek "lastnosti" na levi orodni vrstici in spremenite ime v PWM_ON
   2. Kliknite na nov izhod z oznako GPIO2 in se pomaknite na zavihek "lastnosti" na levi orodni vrstici ter spremenite ime v PWM_FW

4. Izberite Run Connection Automation v zeleni pasici nad blokovnim diagramom.

   Če vrata priključite ročno, naslovi AXI morda ne bodo konfigurirani, kar bo kasneje povzročilo težave s komunikacijo

5. V podoknu Navigator Flow izberite vodja projekta -> Dodaj vire, da ustvarite nov blok IP po meri

   1. izberite "dodaj ali ustvari vire oblikovanja" in pritisni naprej
   2. kliknite "ustvari datoteko", spremenite vrsto datoteke v "SystemVerilog" in v polje za ime datoteke vnesite "pwm", nato kliknite V redu
   3. kliknite Dokončaj

   4. prezrite okno Define Module s pritiskom na OK (kasneje jih bomo prepisali)

      če vas vpraša, če ste prepričani, kliknite Da

6. Na zavihku viri dvokliknite pwm.sv (ki se nahaja v "Design Sources/design_1_wrapper")

   Kopirajte/prilepite celotno kodo SystemVerilog iz spodaj priložene datoteke pwm.txt

3. korak: Ustvarite Erniejev TDOA v Vivadu

Ta korak bo ustvaril IP TDOA, katerega izhod je mogoče prebrati prek knjižnice AXI

1. Ustvarite blok AXI GPIO tako, da z desno tipko miške kliknete ozadje in kliknete »dodaj IP«

   v iskalno vrstico vnesite "AXI_GPIO" in izberite ta paket

2. Ponovno prilagodite IP tako, da dvokliknete nov blok axi_gpio_1

   1. pod GPIO potrdite polje "Vsi vhodi" in nastavite širino GPIO na 32. To vodilo bo časovna razlika prihoda med obema senzorjema.
   2. znotraj bloka axi_gpio_1 kliknite + poleg vrat GPIO, da odkrijete gpio_io_i [31: 0].

3. Z desno miškino tipko kliknite izhodna vrata axi_gpio_1 z oznako gpio_io_i [31: 0] in izberite »Naredi zunanje«

   Kliknite na nov vnos z oznako gpio_io_i [31: 0] in se pomaknite na zavihek "lastnosti" v levi orodni vrstici in spremenite ime v TDOA_val

4. Izberite Run Connection Automation v zeleni pasici nad blokovnim diagramom.

   Če vrata priključite ročno, naslovi AXI morda ne bodo konfigurirani, kar bo kasneje povzročilo težave s komunikacijo

5. V podoknu Navigator Flow izberite vodja projekta -> Dodaj vire, da ustvarite nov blok IP po meri

   1. izberite "dodaj ali ustvari vire oblikovanja" in pritisni naprej
   2. kliknite "ustvari datoteko", spremenite vrsto datoteke v "SystemVerilog" in v polje za ime datoteke vnesite "tdoa", nato kliknite V redu
   3. kliknite Dokončaj

   4. prezrite okno Define Module s pritiskom na OK (kasneje jih bomo prepisali)

      če vas vpraša, če ste prepričani, kliknite Da

6. Na zavihku viri dvokliknite tdoa.sv (nahaja se v "Design Sources/design_1_wrapper")

   Kopirajte/prilepite celotno kodo SystemVerilog iz spodaj priložene datoteke tdoa.txt

4. korak: Zavijanje in izvoz Ernieja

1. Preverite, ali blok diagram izgleda kot priloženi posnetek zaslona

2. Na zavihku viri z desno tipko miške kliknite design_1.bd in izberite "Ustvari ovoj HDL …"

   1. Izberite "Kopiraj ustvarjen izhod, da dovolite uporabniške spremembe", nato pritisnite "V redu"
   2. Kopirajte kodo iz spodaj priloženega design_1_wrapper.txt in jo prilepite namesto ustvarjene kode design_1_wrapper.v
   3. shrani design_1_wrapper.v

3. Na zavihku viri dvokliknite datoteko ZYBO_Master.xdc v razdelku Omejitve/constrs1

   1. Kopirajte kodo iz spodaj priloženega datoteke ZYBO_Master.txt in jo prilepite namesto obstoječe kode ZYBO_Master.xdc

   2. Upoštevajte naslednje vhodno/izhodne zatiče:

      1. L15: PWM signal za levi motor (Pmod JA2 na Zybo)
      2. L14: PWM signal za desni motor (Pmod JA8 na Zybo)
      3. V12: vhod vrat iz senzorja zvoka 1 (Pmod JE1 na Zybo)
      4. K16: vhod vrat iz senzorja zvoka 2 (Pmod JE2 na Zybo)

4. V podoknu Navigator Flow kliknite "Generate Bitstream" pod Program and Debug

   če mislite, da je to storjeno takoj, verjetno ni. resno, skuhaj si čaj

5. Kliknite Datoteka-> Izvozi-> Ustvari strojno opremo

   Potrdite polje »Vključi Bitstream« in pritisnite V redu

6. Kliknite Datoteka-> Zaženi SDK

5. korak: Gradnja Ernieja

1. Servomotorje namestite na servo ohišje.

2. Po podatkovnem listu za servomotorje naredite naslednje:

   1. priključite ozemljitev servomotorjev na ozemljitvene zatiče na Zybo -jevem JA Pmodu (glejte priloženo sliko pinout)
   2. priključite napajalni zatič servomotorjev na baterijo AA

      Ugotovili smo, da ko so servomotorji priključeni na Zybov Vdd, plošča črpa preveč toka, zaradi česar se plošča nenehno ponastavlja

   3. priključke vhodnega signala povežite z ustreznimi izhodnimi zatiči Zybo (levo: JA2, desno: JA8)
3. zvočne senzorje namestite na sprednji del ohišja, obrnjene naprej in jih držite čim bližje skupaj
4. za priključitev zvočnih senzorjev uporabite priročnik za priključitev zvočnega senzorja
   1. priključite ozemljitvene in Vdd zatiče vsakega zvočnega senzorja na tla in zatiče Vdd na Zybojevem JE Pmodu (glejte priloženo sliko pinout)
   2. priključite zatič vrat levega senzorja zvoka na JE1
   3. žico vrat desnega senzorja zvoka priključite na JE2

6. korak: Erniejev prvi BSP

1. Ustvarite BSP, da zaključite platformo, ki smo jo pravkar ustvarili.

   To lahko dobite prek File -> New -> Board Support Package

2. Pojavil se bo čarovnik, ki vam bo pomagal ustvariti BSP.

   1. Ta BSP želimo povezati z našo platformo, ki smo jo pravkar ustvarili
   2. Platforma strojne opreme se mora ujemati s tisto, ki smo jo pravkar ustvarili (glej img 1)
   3. Naš CPE bo _0 CPU.
   4. Kliknite Dokončaj
   5. Preverite, ali je lwip141 vključen z vašim bsp v pojavnem oknu (glejte sliko 2)

7. korak: FreeRTOS 'Ernie

1. Prenesite najnovejšo različico FreeRTOS iz Sourceforge.

   Če je prenos izvedljiv, ga zaženite, da izvlečete datoteke FreeRTOS v imenik vašega projekta

2. Pustite ta SDK odprt in kliknite Datoteka -> Uvozi.
3. Želimo klikniti Splošno-> Iz obstoječega delovnega prostora, nato pa se bomo morali pomakniti do mesta, kjer smo prenesli FreeRTOS.

4. Naš demo bo na voljo v FreeRTOS/Demo/CORTEX_A9_Zynq_ZC702. Ko izberemo to mapo, bi morali videti tri projekte (naša koda (OS), to je BSP in platforma HW).

   SAMO Uvozite RTOSDemo v trenutni delovni prostor

5. Na vseh projektih "modrih" map spremenite referenčni BSP

   1. Z desno tipko miške kliknite in izberite »Spremeni referenčnega BSP«.
   2. Izberite BSP, ki ste ga pravkar ustvarili za svoj Zybo
   3. Urejanje kode v Xilinxovih mapah SDK Blue so dejanski projekti kod.

8. korak: Uvoz Erniejeve kode C

1. V imenik RTOSDemo/src prepišite obstoječo datoteko main.c s datoteko main.c, ki je tukaj priložena.
2. Kopirajte datoteko main_sound.c v imenik RTOSDemo/src.

9. korak: Odpravljanje napak Ernie

1. Izberite Zaženi -> Odpravljanje napak
2. V levem podoknu ustvarite nov zagon sistemskega razhroščevalnika

3. Na zavihku Nastavitev cilja,

   izberite »Ponastavi celoten sistem«, tako da sta izbrana tako to kot ps7_init

4. Zdaj izberite zavihek Aplikacija.

   1. Izberite "prenos aplikacije"
   2. Jedro cortexa9_0 nastavite na "ustavitev pri vnosu programa"
   3. Kliknite Uporabi in odpravi napake.
5. Preverite, ali v postopku odpravljanja napak ni napak
6. Robota pozorno spremljajte in pritiskajte gumb Nadaljuj, dokler se program ne zažene, ne da bi pri tem prišli do prelomnih točk
7. Robot bi se zdaj moral obrniti in premakniti proti glasnim zvokom. Juhu!

10. korak: Ernie postane avtonomna

1. Ko je vaš projekt pripravljen za delo (brez težav ga lahko zaženete v razhroščevalniku), ste pripravljeni, da ga naložite v bliskovni pomnilnik na plošči.

2. Ustvarite projekt, imenovan "prvi zagonski nalagalnik" (FSBL) in vsebuje vsa navodila, ki jih bo vaša plošča potrebovala za nalaganje datotek projekta (bitni tok in OS) ob zagonu.

   1. Izberite: File-> New-> Application Project in prikazalo bi se naslednje okno.
   2. Poimenujte ga, kar želite (npr. "FSBL")
   3. Poskrbite, da je strojna platforma tista, s katero delate
   4. Pritisnite naslednji (ne pritisnite Dokončaj)
   5. Izberite predlogo Zynq FSBL
   6. Kliknite dokončaj.
3. Ko je postopek ustvarjanja zaključen, boste vedeli, ali je vse delovalo, če v oknu Project Explorer vidite naslednje dve novi mapi.

4. Ustvarite zagonsko sliko Zdaj boste morali ustvariti zagonsko sliko.

   1. Z desno miškino tipko kliknite mapo projekta (v tem primeru se moja imenuje »RTOSDemo«)
   2. V spustnem meniju kliknite »Ustvari zagonsko sliko«

   3. Če je vse pravilno povezano, bo projekt vedel, katere datoteke potrebuje, naslednje okno pa bo videti, kot vidite spodaj (ključno je, da imate tri razdelke v razdelku Boot image, zagonski nalagalnik, vašo bit datoteko in vaše projekte.elf datoteko).).

      Če temu ni tako, je morda kaj narobe s povezovanjem vašega projekta. Zagotovite, da so projektne mape povezane z ustreznimi BSP

   4. Kliknite gumb »Ustvari sliko«

5. Zadnji korak, ki ga morate izvesti v programski opremi, je, da svojo prej ustvarjeno sliko utripate v pomnilnik plošče

   1. V glavni orodni vrstici SDK izberite Xilinx Tools-> Program Flash Memory
   2. Zagotovite, da je izbrana pravilna strojna platforma in da pot slikovne datoteke pravilno kaže na datoteko. BIN, ustvarjeno v prejšnjem koraku.
   3. Pri vrsti bliskavice izberite »qspi single«
   4. Potrdite polje »Preveri po bliskavici«, da zagotovite celovitost, vendar to ni potrebno
6. Konfigurirajte svojo ploščo Nazadnje morate zagotoviti, da je mostič za programiranje plošč (JP5) pravilno nastavljen za zagon iz qspi (ki vsebuje tisto, kar ste pravkar utripali), ko se zažene BootROM.
7. Zdaj preprosto vklopite napravo in se prepričajte, da sveti LED »Logic Configuration Done« (LED 10) zeleno.

11. korak: Naredite Ernie srčkano

1. Krzno
2. Veliko krzna
3. Velike oči!
4. … klobuk