Kazalo:
- 1. korak: Kaj je UART?
- 2. korak: Specifikacije
- 3. korak: Pristop oblikovanja
- 4. korak: Rezultati simulacije
- 5. korak: Priložene datoteke
Video: Oblikovanje UART v VHDL: 5 korakov
2024 Avtor: John Day | [email protected]. Nazadnje spremenjeno: 2024-01-30 12:04
UART pomeni univerzalni asinhronski sprejemnik -oddajnik. To je najbolj priljubljen in najpreprostejši protokol serijske komunikacije. V tem navodilu se boste naučili, kako oblikovati modul UART v VHDL.
1. korak: Kaj je UART?
Za komunikacijo z različnimi zunanjimi napravami procesorji ali krmilniki običajno uporabljajo komunikacijo UART. Gre za preprosto in hitro serijsko komunikacijo. Ker je UART minimalna zahteva v skoraj vseh procesorjih, so ponavadi zasnovani kot jedra mehkega IP v VHDL ali Verilogu za ponovno uporabo in enostavnost integracije.
2. korak: Specifikacije
Spodaj so navedene specifikacije oblikovanega UART:
* Standardni UART signali.
* Nastavljiva hitrost prenosa od 600-115200.
* Vzorčenje = 8x @sprejemnik
* FPGA preverjena zasnova - na plošči Xilinx Artix 7.
* Preizkušeno na zunanjih napravah UART, Hyperterminal uspešno - vsi hitrosti prenosa
3. korak: Pristop oblikovanja
-
Oblikovali bomo 3 module, ki jih bomo kasneje integrirali za dokončanje UART.
- Modul oddajnika: skrbi za prenos serijskih podatkov
- Modul sprejemnika: skrbi za sprejem serijskih podatkov
- Modul generatorja prenosa: skrbi za generiranje takta prenosa.
- Modul generatorja prenosa je dinamično nastavljiv. V skladu z želeno hitrostjo iz glavne ure ustvarja dve taktni frekvenci. Eno za oddajnik, drugo za sprejemnik.
- Sprejemniški modul uporablja 8 -kratno vzorčenje, da zmanjša verjetnost napake pri sprejemu, tj. Sprejemna baud ura je 8 -kratna oddajna baud ura.
- Krmilni signali za nadzor prenosa in sprejema ter signal za prekinitev.
- Standardni serijski vmesnik UART brez bita parnosti, en stop in start bit, 8 podatkovnih bitov.
- Vzporedni vmesnik za komunikacijo z gostiteljem, tj. Procesorjem ali krmilnikom, ki dovaja in sprejema vzporedne podatke v UART in iz njega.
4. korak: Rezultati simulacije
5. korak: Priložene datoteke
* Oddajniški modul UART -vhd datoteka
* UART sprejemni modul - datoteka vhd
* Modul generatorja prenosa - datoteka vhd
* UART modul - Glavni zgornji modul, ki združuje zgornje module - datoteka vhd
* Celotna dokumentacija UART IP Core - pdf
Za vsa vprašanja me prosim kontaktirajte:
Mitu Raj
sledi mi:
Za vprašanja se obrnite na: [email protected]
Priporočena:
Oblikovanje skladnega humanoidnega robota: 11 korakov
Oblikovanje skladnega humanoidnega robota: Posodobitev & Stran: 17.1.2021 Glava, obraz itd. - dodana spletna kamera Tendoni & Mišice - dodatki PTFE Živci & Rezultati kože - prevodne gume " Kaj je to na sliki? &Quot; To je del robotskega telesa - natančneje prototip spi
Oblikovanje iger v hitrem koraku v 5 korakih: 5 korakov
Oblikovanje iger v hitrem koraku v 5 korakih: Flick je res preprost način za ustvarjanje igre, še posebej nekaj podobnega sestavljanki, vizualnemu romanu ali pustolovski igri
Oblikovanje preprostega štirismernega sklopa krmilnika pridruženega predpomnilnika v VHDL: 4 koraki
Oblikovanje preprostega štirismernega nabora krmilnika pridruženega predpomnilnika v VHDL: V mojem prejšnjem navodilu smo videli, kako oblikovati preprost krmilnik predpomnilnika z neposrednim preslikavo. Tokrat gremo korak naprej. Oblikovali bomo preprost štirismerno nastavljen asociativni krmilnik predpomnilnika. Prednost? Manjša stopnja zamud, a za ceno perfo
Oblikovanje I2C Master v VHDL: 5 korakov
Oblikovanje I2C Master v VHDL: V tem navodilu je obravnavano Oblikovanje preprostega I2C masterja v VHDL. OPOMBA: kliknite na vsako sliko za ogled celotne slike
Oblikovanje SPI Master v VHDL: 6 korakov
Oblikovanje SPI Master v VHDL: V tem navodilu bomo iz ničle v VHDL oblikovali Master SPI Bus Master